Navigation

MA – Implementierung Regelalgorithmus

Entwicklung und Implementierung eines Regelalgorithmus für einen mehrphasigen DC/DC-Wandler zum Betrieb an der Lückgrenze

Kurzzusammenfassung

Ziel dieser Masterarbeit ist es, ein Regelalgorithmus für einen DC/DC-Wandler zu entwickeln. Der DC/DC-Wandler kann im Lückgrenzbetrieb und Lückbetrieb arbeiten. Wenn der DC/DC-Wandler in diesen Betriebsarten arbeiten, können die Einschaltverluste der Leistungshalbleiterbauelemente minimiert und der Wirkungsgrad verbessert werden. Aufgrund der hohen Leistung besteht der DC/DC-Wandler aus mehreren Teilwandlern, die phasenversetzt parallel betrieben werden (interleaved mode). Je großer die Anzahl des phasenversetzten parallel betriebenen Teilwandlers ist, desto kleiner ist die gesamte Stromwelligkeit. Daher muss die korrekte Phasenverschiebung zwischen den einzelnen Wandlerstufen eingehalten werden. Aus dem Betrieb an der Lückgrenze resultiert eine variable Schaltfrequenz, die die Einhaltung der korrekten Phasenverschiebung bei einer digitalen Realisierung erschwert. Diese Probleme sollen in dieser Arbeit untersucht. Die Lösungen werden auch gesucht.

Die Untersuchung konzentriert sich auf zwei adaptiven Verfahren zur Realisierung von Synchronisation der mehreren Teilwandlern mit der korrekten Phasenverschiebung und Erstellung des Regelalgorithmus. Dabei werden die klassischen Betriebsarten analysiert. Aus den vielen Recherchieren werden ein traditionelles Master/Slave-Verfahren und ein traditionelles PLL-Verfahren eingeführt. Auf Basis davon werden die auf zwei adaptive Verfahren umgewandelt, um den Betrieb des mehrphasigen DC/DC-Wandlers unter der Spannungs- oder Stromstörung noch stabil zu halten. Dazu werden die Regelalgorithmen für die zwei adaptiven Verfahren entwickelt und in Form einer JAVA Code in das Simulationsmodell in GeckoCIRCUITS übertragen. In unterschiedlicher Arbeitspunkte werden Simulationen durchgeführt, indem die Funktionalität und Wirksamkeit der entwickelten Regelalgorithmen bestätigt werden. Anschließende wird der Regelalgorithmus für das Master/Slave-Verfahren in VHDL implementiert und in einem FPGA anhand eines Versuchsaufbaus validiert. Die Lauffähigkeit des realen Systems wird auch durch die Messergebnisse von unterschiedlicher Arbeitspunkte wie in Simulation gezeigt.

Abstract

The aim of this master thesis is to develop a control algorithm for a DC/DC-Converter. The DC/DC-Converter can operate in the boundary conduction mode (BCM) and discontinuous conduction mode (DCM). When the DC/DC-converter operates in these modes, the turn-on losses of the power semiconductor devices can be minimized and the efficiency correspondingly improved. Due to the high power, the DC/DC-Converter consists of several partial converters, which are involved in interleaved parallel operation (interleaved mode). The greater the number of interleaved phase, the smaller is the total current ripple. Therefore, the correct phase shift between the individual sub-converter stages must be maintained. The operation in the boundary conduction mode (BCM) results in a variable switching frequency, which makes it difficult in a digital implementation. These problems are investigated in this work and the solutions te be sought.

The investigation focuses on two adaptive methods for realizing the synchronization of several sub-converters with the correct phase shifting and creation of the control algorithm. The classic operating modes are analyzed. From the early research, a traditional master/slave-method and a traditional PLL-method are introduced. Additionally the traditional methods serve as the fundemental to convert them into two adaptive methods, so that the multi-phase DC/DC-Converter is able to operate under the circumstance of disturbance of voltage and current always at a stable level. For this purpose, the control algorithms of the two adaptive methods are developed and transferred to the simulation model in GeckoCIRCUITS in the form of a JAVA Code. The different operating points are simulated to confirm the functionality and effectiveness of the developed control algorithms. Subsequently, the control algorithm of the master/slave-method is implemented in VHDL and validated in a FPGA by means of an experimental set. The running ability of the real system is also shown by the measurement results of different operating points as in simulation.

Bearbeiter: Bowen Wang

Betreuer: Yunchao Han (Lehrstuhl für Elektronische Bauelemente) – Telefon: 09131-761196; Email: Yunchao.Han@leb.eei.uni-erlangen.de

Für Studienfächer: EEI

Verantwortlicher: Prof. Dr.-Ing. Martin März