MA – Entladeschaltung für das HV-Netz in Kraftfahrzeugen

Entwicklung und Auslegung einer Entladeschaltung für das HV-Netz in Kraftfahrzeugen

Kurzzusammenfassung

Aufgrund von gesetzlichen Bestimmungen erfordert ein DCDC-Wandler im HV-Bereich bei Abschaltung, Fehlbetrieb oder Service einen definierten, entladenen Zustand, um lebensgefährliche Situationen zu verhindern. Ziel ist es eine sichere, zuverlässige und widerstandsfähige Schaltung zu entwerfen, die der Umwelt den aktuellen Status mitteilt und den Wandler sicher entlädt. Es handelt sich hierbei um eine digitale Entladeschaltung, die mittels einer PWM-Regelung die Leistung durch einen Lastwiderstand anhand der Pulsdauer regelt. Dabei überwacht die Entladeschaltung mittels Temperatursensoren die Mikrocontroller-, Schalter- und Lastwiderstandstemperatur. Zusätzlich ist eine Lastminderungsfunktion in Abhängigkeit der Lastwiderstandstemperatur integriert. Die Arbeit gliedert sich in folgende Themenpunkte:

• Mikrocontroller
• Schalter
• Spannungsversorgung
• Externe Ansteuerung
• Analog-Digital-Messung
• Gate-Treiber
• Lastwiderstand
• Simulation
• Software
• Entwurf einer Leiterplatte
• Test

Abstract

Due to legal regulations, a HVDC DCDC converter requires a defined, discharged state in the event of shutdown, malfunction or service in order to prevent life-threatening situations. The goal is to design a safe, reliable and robust circuit that communicates the current status to the environment and safely discharges the converter. This is a digital discharge circuit that regulates the power through a load resistor based on the pulse duration by means of a PWM control. The discharge circuit monitors the temperature of microcontroller, switch and load resistance. In addition, a derating function is integrated, which is dependent on the temperature of the load resistance. This work is divided into the following topics:

• Microcontroller
• Switch
• Power supply
• External Control
• Analog-to-Digital measurement
• Gate-Driver
• Load resistance
• Simulation
• Software
• Design of a printed circuit board
• Test

Bearbeiter: Jan Hager

Betreuer: Stefan Matlok (Fraunhofer IISB) – Telefon: 09131-761176; Email: Stefan.Matlok@iisb.fraunhofer.de;

Für Studienfächer: EEI

Verantwortlicher: Prof. Dr.-Ing. Martin März